領(lǐng)導(dǎo)創(chuàng)新階段:通過戰(zhàn)略遠(yuǎn)見而作出貢獻(xiàn)
領(lǐng)導(dǎo)階段:通過領(lǐng)導(dǎo)他人而作出貢獻(xiàn)
擴(kuò)展階段:通過自己專業(yè)特長而作出貢獻(xiàn)
應(yīng)用階段:通過自己獨(dú)立工作而作出貢獻(xiàn)
學(xué)習(xí)階段:通過按指令做事而作出貢獻(xiàn)
崗位職責(zé):
①參與制定完整的SoC芯片和BlocklevelDFT方案;
②完成DFT電路設(shè)計(jì)/insertion,包括Scan、Mbist、Bscan;
③完成DFT模式的時序約束,協(xié)助完成DFT模式的時序收效;
④完成DFT電路的功能驗(yàn)證并解決各種相關(guān)的仿真問題;
⑤設(shè)計(jì)并驗(yàn)證各種highcoverage的DFT測試pattern和功能pattern。
⑥參與芯片bring-up調(diào)試以及ATE bringup;
⑦參與芯片的良率提升以及故障分析。
任職要求:
①本科及以上學(xué)歷,電子微電子集成電路,電子信息工程等專業(yè);
②熟練掌握Verilog/Tcl/Perl/python等相關(guān)腳本語言;
③熟練掌握DFT(MBIST/ATPG/BSD)相關(guān)EDA(如Mentor/Synopsys)工具;
④熟悉DFT診斷及良率分析經(jīng)驗(yàn)者優(yōu)先;
⑤具備SOC芯片F(xiàn)ullChipDFT經(jīng)驗(yàn);
⑥具備良好的溝通能力和團(tuán)隊(duì)合作精神。
聯(lián)系電話:0571-88691233
簡歷投遞:zjb@synochip.com.cn
崗位職責(zé):
①負(fù)責(zé)SoC芯片數(shù)字電路的規(guī)格定義、RTL代碼編寫、仿真和FPGA驗(yàn)證;
②負(fù)責(zé)IP和SoC系統(tǒng)的綜合、時序分析;
③負(fù)責(zé)編寫架構(gòu)說明、設(shè)計(jì)規(guī)格等各種文檔;
④負(fù)責(zé)各種功能驗(yàn)證代碼的編制和調(diào)試。
任職要求:
①電子/微電子等相關(guān)專業(yè),本科及以上學(xué)歷,1年以上相關(guān)工作經(jīng)驗(yàn);
②熟悉32位SoC芯片的系統(tǒng)架構(gòu)和實(shí)現(xiàn)原理;
③精通Verilog HDL語言;熟練使用NCVerilog/VCS等仿真工具進(jìn)行RTL設(shè)計(jì)及仿真驗(yàn)證;
④了解芯片測試原理和仿真驗(yàn)證,熟練使用各種EDA工具;
⑤熟悉Linux操作系統(tǒng)和各種前端設(shè)計(jì)EDA工具;
⑥具有較好的數(shù)字電路IP模塊和SoC系統(tǒng)的設(shè)計(jì)和驗(yàn)證經(jīng)驗(yàn);
⑦具有圖像、視頻、DMA等相關(guān)經(jīng)驗(yàn)者優(yōu)先;
⑧有良好的溝通表達(dá)能力及團(tuán)隊(duì)合作精神,有較強(qiáng)的抗壓能力。
聯(lián)系電話:0571-88691233
簡歷投遞:zjb@synochip.com.cn
崗位職責(zé):
①指紋、掌紋、人臉、虹膜等生物識別算法的研發(fā)和優(yōu)化;
②二維碼算法的研發(fā)和優(yōu)化;
③公司各種算法在不同平臺間的移植和調(diào)試;
④進(jìn)行算法時間復(fù)雜度及空間復(fù)雜度分析;
⑤與芯片芯片設(shè)計(jì)部門溝通完成算法專用電路設(shè)計(jì)。
任職要求:
①計(jì)算機(jī)/電子/自動化/數(shù)學(xué)等相關(guān)專業(yè),1年以上工作經(jīng)驗(yàn),碩士及以上學(xué)歷;
②熟悉圖像處理算法,深度學(xué)習(xí)算法模型;
③熟練運(yùn)用C語言與matlab等相關(guān)工具軟件;
④具有視頻圖像類、深度學(xué)習(xí)算法等獨(dú)立開發(fā)項(xiàng)目經(jīng)驗(yàn);
⑤具有人臉識別、人工智能視頻視頻圖像類算法開發(fā)經(jīng)驗(yàn)者優(yōu)先;
⑥有良好的溝通表達(dá)能力及團(tuán)隊(duì)合作精神,有較強(qiáng)的抗壓能力。
聯(lián)系電話:0571-88691233
簡歷投遞:zjb@synochip.com.cn
崗位職責(zé):
①按照SOC需求設(shè)計(jì)模擬IP,包括電源管理類(LDO,DCDC)、時鐘類(PLL,OSC,XTAL)、復(fù)位類(POR,PDR)、信號轉(zhuǎn)換類(ADC,DAC)、接口類(USB PHY)、以及檢測用sensor(Voltage Detect,Temperate Detect);
②參與模擬IP的layout設(shè)計(jì);
③參與建立維護(hù)模擬/數(shù)字混合仿真環(huán)境,對SOC進(jìn)行混合仿真驗(yàn)證;
④參與設(shè)計(jì)芯片的模擬IP測試方法,制定測試文檔,指導(dǎo)測試工程師完成測試。
任職要求:
①微電子或相關(guān)專業(yè)畢業(yè),碩士及以上學(xué)歷,2年以上工作經(jīng)驗(yàn);
②熟悉模擬集成電路設(shè)計(jì)流程,具有模擬layout設(shè)計(jì)能力;
③對電源管理類(LDO,DCDC)、時鐘類(PLL,OSC,XTAL)、復(fù)位類(POR,PDR)、信號轉(zhuǎn)換類(ADC,DAC)、接口類(USB PHY)、以及檢測用sensor(Voltage Detect,Temperate Detect),專注其中一類有設(shè)計(jì)并量產(chǎn)經(jīng)驗(yàn);
④具有較強(qiáng)的文檔編寫能力,獨(dú)立分析和解決問題的能力;
⑤具有較強(qiáng)的電子儀器操作能力,能指導(dǎo)測試工程師完成模擬IP測試;
⑥工作態(tài)度嚴(yán)謹(jǐn),有良好的溝通能力、表達(dá)能力和團(tuán)隊(duì)協(xié)作能力。
聯(lián)系電話:0571-88691233
簡歷投遞:zjb@synochip.com.cn
崗位職責(zé):
①參與完成芯片從邏輯綜合后網(wǎng)表到芯片Tape-out全流程工作;
②完成自動布局布線,clock tree合成,靜態(tài)時序分析,功耗計(jì)算,IR壓降分析,串?dāng)_分析,物理驗(yàn)證(DRC/LVS)等;
③從實(shí)現(xiàn)角度優(yōu)化全芯片面積及功耗;
④完成后端設(shè)計(jì)及交付;
⑤ 配合完成與Foundry及IP供應(yīng)商的溝通,完成芯片tape-out相關(guān)工作。
任職要求:
①本科及以上學(xué)歷,電子工程、微電子等相關(guān)專業(yè),1年以上數(shù)字后端設(shè)計(jì)經(jīng)驗(yàn);
②熟悉數(shù)字電路后端設(shè)計(jì)流程;
③熟練使用Synopsys/Cadence/Mentor等EDA軟件工具(如Design Compiler,ICC,PrimeTime,Virtuoso等);
④熟練使用腳本語言perl、tcl等工具;
⑤具有自我驅(qū)動力,團(tuán)隊(duì)合作精神,良好的溝通表達(dá)能力。
聯(lián)系電話:0571-88691233
簡歷投遞:zjb@synochip.com.cn
Copyright © 2025 杭州晟元數(shù)據(jù)安全技術(shù)股份有限公司 All Rights Reserved 浙ICP備2024067690號-1